株式会社ワイアイケージャパン(YIKJ)技術情報

Chapter 1システム概要

メモリテストシステムとは、メモリデバイスに信号及び電源を与え、出力信号を期待値と比較し、良否判定を行う検査装置です。
メモリの製造プロセスはウエハ製造、ウエハ検査を行う「前工程」と組立(パッケージ)、パッケージ検査を行う「後工程」に大分されますが、弊社では主に前工程の検査装置を開発しています。

システム概要

テストシステムは、メインフレームとテストヘッドで構成され、テストヘッドはウエハを搬送するプローバとドッキングします。
ベースユニットには探針をもつプローブカードが装着され、ウエハの電極に接触して測定が行われます。

テストシステムの内部は、下図の機能を持ったブロックが多チャンネルで構成され、メモリデバイスを一度に多数個測定することができます。

システム概要
MEMORY TEST SYSTEM
各構成部分の概略説明
① TMP(Test Management Processor) プログラム作成、ハードウエア制御、テスト結果処理等、テストシステムの管理を行う。
② ALPG(Algorithmic Pattern Generator) アドレス、データパターン、その他制御パターンを発生させる。
③ PE(Pin Electronics) デバイス各ピンへのパターン信号の印加とDC測定、デバイスの出力データのPass/Fail判定を行う。
④ LPE(Level Pin Electronics ) デバイスへの高電圧/高電流の印加、その電流/電圧の測定を行う。
⑤ DPS(Device Power Supply) デバイスへの電源供給、その電源電流測定を行う。
⑥ FM/RDU(Fail Memory / Redundancy Unit) デバイステストのFail発生状況を格納するとともに、RDUにてリダンダンシー演算/解析をバックラウンドで実行できる。
⑦ CHILLER 各カードに対して、冷却媒体を循環させ冷却を行う。
主な技術
・大規模な高速ロジック回路の集積化
・高精度なタイミング発生
・多チャンネルアナログ信号の高速伝送
・プリント基板に搭載された部品の冷却
・可動部を含む精密機構

Chapter 2統合開発環境

テストシステムは、各ユニット内のハードウェア制御プロセッサ、リペアアナリシス用リダンダンシープロセッサ、これらの統合とユーザーインターフェースを担うTMP(Tester Management Processor)を搭載し、それぞれのソフトウェアが分散・並行処理を行うことによって、テストシステムハードウェアの能力を最大限発揮させ、効率よいデバイス試験を実現します。

プログラミング
多様なメモリデバイスの試験に対応するため、テストシステムハードウェアに最適化された、エンドユーザ向けのプログラム言語を提供します。 ・ テストパラメータやテストフローを記述するテスト言語 ・ メモリセルに読み書きするアルゴリズムを記述するパターン言語 ・ メモリの不良セルを検出し、どのスペアラインに置換するかを分析するリペアアナリシス言語 ・ 生産ラインでの他社装置や管理サーバーとの連携、効率的な運用をサポートするインターフェース言語

テストプログラムは、デバイスの固有情報を定義するデバイス定義ファイル、テスト言語でプログラミングされるCテストプログラム、パターン言語でプログラムされるパターンプログラムで構成されます。
Cテストプログラムは、テスティングの状態遷移に応じた4つのセクションを持ち、テストシステムのハードウエアユニットにアクセスするクラスライブラリにより作成されます。

統合開発環境
オペレーション
ユーザによるプログラミングからデバッグ、デバイス評価までを、効率よくサポートする統合環境を提供します。
Eclipseに統合された開発環境
Eclipseに統合された開発環境
・ 専用エディタのコードアシスト機能でリファレンス・マニュアルが不要 ・ タブ・インデントをスペースに変換するなど、フォーマットを一括変更 ・ コンパイルは専用ビューで管理、エラー箇所へジャンプも可能 ・ テストプログラムのデバッグはボタン一つで、ライン・ブレイクも使える
デバイスを評価するための主な機能
デバイスを評価するための主な機能
・ パラメータをスイープさせながら測定するシュムープロット ・ テストパラメータの一覧表示 ・ デバイスへの入出力波形の描画 ・ デバイスの不良セルの位置の描画するフェイルビットマップ ・ ボトルネックを発見するパフォーマンス解析ツール